项目名称：   协议功能FPGA板卡   项目编号：   清采比选******号

公告开始日期：   2024-04-24 10:51:21   公告截止日期：   2024-04-27 11:00:00

签约时间要求：   成交后7个工作日内   交货时间要求：   签订合同后3个工作日内

采购单位：******大学

国内合同付款方式：   合同签订后50%，验收合格后50%

收货地址：   北京市海淀区双清大厦

采购商品：   协议功能FPGA板卡   采购数量：   1   计量单位：   台

技术参数及配置要求：   1.大容量和可扩展性需求：（1）支持≥9800万门的ASIC设计需求；（2）不低于17876K 系统逻辑单元和 331.8Mb 内存；（3）不少于4路板载(或扩展)DDR4 SO-DIMM卡插槽，每路可支持最高72位 16GB DDR4；2.接口灵活性和功能性需求：（1）不少于2304 个用户 I/O 和 56 路高速 I/O 收发器；（2）不少于32 路高速 I/O 收发器和 64 个用户 I/O；（3）I/O 电压可通过实时运行软件灵活配置成1.2V, 1.35V, 1.5V 或 1.8V，并通过 4 个板载 LED 状态灯显示；（4）不少于274个板级互联，I/O电压为1.8V。3.可靠性需求：（1）高速 I/O 连接器采用可锁设计，确保连接的稳定性；（2）具备自测试功能，通过图形化软件，快速甄别设计问题或原型系统硬件问题；（3）具备实时监测功能，支持图形界面监测系统的电压、电流和温度状态，若出现过流、过压或过热，系统应自动切断电源予以保护。4.高性能需求：（1）不少于88 路高速 I/O 收发器，运行速率不低于 16 Gbps；（2）板载 DDR4 内存运行速率不低于 2400 Mbps；（3）同一个 I/O 连接器所有 I/O 管脚的布线等长；（4）配备2颗XCVU19P FPGA；（5）每颗 FPGA 的功率最高可达 200 W。5.时钟及时钟管理系统需求：（1）不少于8路全局时钟，可从如下资源选择：（a）≥8对可编程时钟（0.2 ~ 350MHz）；（b）≥5对外部时钟通过连接器输入；（c）≥1个单端晶振插槽；（5）不少于3路反馈时钟输出；（6）不少于3路全局复位，可从如下资源选择：（a）≥3路来自板级的实体按钮；（b）≥3路来自Clock Module ；（c）≥3路来自实时运行软件。6.部署及调试需求：（1）多种 FPGA 配置方式， 包含以太网端口、 USB 端口、 JTAG 和 micro SD 卡；（2）可通过以太网远程开启、 关闭或重启 FPGA 原型系统；（3）自动侦测接入的子板或线缆类型；（4）虚拟开关和 LED 以方便用户远程改变设置或显示板级状态；（5）虚拟 UART 功能用于固件调试；（6）配备LED、 按钮、 开关和排针用于测试和调试；（7）板级嵌入电池充电电路设计, 方便实现 FPGA 配置文件加密(不包括纽扣电池 )；7.异构SoC部署服务需求：提供用于FPGA原型验证硬件平台的异构SoC原型系统，包括相关的SoC及IP的集成和部署上板工作。 异构SoC原型系统包括：（1）RISC-V多核处理器IP；（2）多核处理器子系统外设及Fabric；（3）NPU IP;（4）DSP IP;（5）AI子系统；（6）AON IP;（7）其它功能及互联接口IP等；

质保期：   12个月